PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-005533

(43)Dat of publication of applicati n: 16.01.1980

(51)Int.CI.		H03K 17/00						
(21)Application numb		(71)Applicant: RICOH CO LTD						
(22)Date of filing:	27.06.1978	(72)Inventor: IGUCHI SUSUMU						


(54) MATRIX DRIVING CIRCUIT

(57)Abstract:

PURPOSE: To simplify the circuit constitution and to reduce the A-D conv rsion time, by providing the first and second voltage comparator groups to compare each reference voltage of the first and second reference voltage groups with the input voltage and adjusting each reference voltage of the first group with the output of the second comparator.

CONSTITUTION: The circuit consists of the first reference voltage source

CONSTITUTION: The circuit consists of the first reference voltage source groups E1 to E3, second reference voltage source groups E4 to E6, switches S1 to S4, first voltage comparator groups comp 1 to comp 3, second voltage comparator groups comp 4 to comp 6, decoders dec 1 and dec 2, and light emitting diode M for the load in matrix connection to display the pick up information located in the finder of the camera. With this constitution, the input voltage Vin is compared with the voltages E1 to E6 of the reference voltag source at the comparator groups comp 1 to 6. As the result, the first row first column of the matrix circuit M to the fourth column are operated. Next, this operation is made from the second column to the fourth column. Thus, oscillation circuits, integrators, timing circuits and counters are not required to constitute very simple circuitry.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted r gistration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of r j ction]

-

[Date f extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

23-05-2001

(9 日本国特許庁 (JP)

D 特許出願公開

⑩公開特許公報(A)

昭55-5533

①Int. Cl.³ H 03 K 17/00 識別記号

庁内整理番号 7105-5 J 砂公開 昭和55年(1980) 1 月16日

発明の数 1 審査請求 未請求

(全 5 頁)

のマトリクス駆動回路

顧 昭53-78260

の特の出

願 昭53(1978)6月27日

の発明 者

者 井口進

東京都大田区中馬込1丁目3番

6号株式会社リコー内

⑪出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番

6号

砂代 理 人 弁理士 樺山亨

明 細 糖

発明の名称

マトリクス駆動回路

特許請求の範囲

発明の舒恕な説明

本 名別はマトリクス状に接続された製数の負荷 を選択的に駆動するマトリクス駆動回路に関する。 従来、マトリクス回路は入力電圧を A-D 変換器

ジタル信号に変換してデコーダでデっ リクス回路の行及び列を遊び出してい そして A-D 変換器には①入力電応に比明した 帽を有するベルスを発生させその幅を カゥンタで 計数する方式、叉は②負荷の数だけ包圧比較農と 基準可圧深を持ち各電圧比較器で入力。電圧と各基 英軍圧隊の基準電圧を比較する方式、 久は③送次 比較方式を使用している。しかし、①の方式では A-D 変数時間が遅く、発掘器やタイミング回路等 が必要で回路構成が複雑となる。また酒常かなり 大きた谷鼠のコンデンサが必要であり、集和回路 化した場合コンデンサが外部に出てしまう。②の 方式ではA-D交換時間は短かいが、負荷が多くな ると、電圧比較難と善単定圧原も多くなるため、 多くの負荷を慰勤するたけ渡さない。 ①の方式で は A-D 変換時間を①の方式より短くてもるが、 回 路が忽端でかる。

本発明は上記欠点を改善した、カメラの接影情報表示装置等に好適なマトリクス駆動切然を提供することを目的とする。

等開四55-5533(2)·

以下関節を参照しながら本発明の実施例について説明する。

 $0 < E_1 < E_2 < E_3 < E_4 < \Sigma_5 < E_4$ $E_3 < E_5 - E_4 , E_3 < E_6 - E_5$

てある。

(j) まず、人力電圧 V_{iN} が D<B_{1N} < E₄ の時には行 透択用の電圧比較器 Comp4 ~ Comp6 は基準電圧

が全てOとなる。デコーダ dec2 は選圧比較器 Comp4 ~ Comp6の出力をデコードしてマートリク ス回路以の第1行を駆動すると共にスイッチ S、をオンさせる。 一方、 列達択用の 電圧比較器 Compi ~ Comps は茜草電圧原 Ei ~Ei の基準電 圧と入力環圧を比較し、その出力信号がデコー ダ dec! でデコードされる。 とのとき、 C < Vix < Xi であれば露圧比較器 Compi ~ Compi の出力 信号が全て O とたり、デコーダ dec) からャトリ クス回路口の第1列に電力が供給されて第1行 第 1 列の負荷が駆動される。 B₁ < E_{1 H} < E₂ の と きは冠圧比較器 Compl の出力信号が 1 となり 、既圧比較器 Camp2, Comps の出力磁号が 0 となっ てデコーグ seci からマトリクス回路 M の第2 列に電力が供給され第1行第2列の負荷が駆励 される。 Ez < Sin < E, のときは電圧比較器 Compl, Comp2 の出力信号が 1 となり 電圧比較器 Comp3 の出力信号が C となってデコーダ dec1 ・からマトリクス国路以の第3列に電力が供給さ

源 B. 一端 の苦単毎匹と入力第圧を比較し出力

れ第1行第3列の負荷が駆動される。 E3 < E1xi < E4 のともは電圧比較着 Compl ~ Comp5 の出 力信号が全てしとなってデコーダ dec1 からマ トリクス回路 M の第4列に電圧が供給され第1 行第4列の負荷が駆動される。

(2) 入力器田 V 1 N が E 1 < E 1 1 < E 2 へ E 1 1 < E 2 へ E 2 列の負荷が配動され、 E 1 + E 2 < E 1 N く E 2 列の負荷が配動され、 E 1 + B 5 < E 1 N と E 1 N の負荷が配動され、 E 1 + B 5 < E 1 N と E 1 N の負荷が駆動され、 E 1 + B 5 < E 1 N の負荷が駆動され、 E 1 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 へ E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N の負荷が駆動され、 E 2 + B 5 < E 1 N と E 2 N の負荷が駆動され、 E 2 + B 5 < E 1 N と E 2 N の負荷が駆動され、 E 2 + B 5 < E 1 N と E 2 N の負荷が駆動され、 E 2 + B 5 < E 1 N と E 2

く 25のととは第4列が選択されて第2行第4列の負荷が駆動される。

- (3) 同様に入力程正 V_{1N} が E₅ < E_{1N} < E₄ のときはマトリタス回路 E の 第 5 行が選択され、スイッチ S₃ が オンでスイッチ S₄ 、 E₂ 、 E₄ が オフとなる。そして E₅ < E_{1N} < E₅ + E₁ のときは第 5 行第 1 列の負荷が駆動され、 E₅ + E₁ < E_{1N} < E₅ + E₂ のときは第 3 行第 2 列の負荷が駆動され、 E₅ + E₂ < E_{1N} < E₅ + E₃ のときは第 3 行第 3 列の負荷が駆動され、 E₅ + B₂ < E_{1N} < E₅ + E₅ のときは第 3 行第 3 列の負荷が駆動される。
- は さらに入り 電圧 V_{1N} が $E_4 < E_{1N}$ のときはマトリクス 回路 M の 第 4 行が選択され、スイッチ S_4 が X ン てスイッチ S_4 で S_3 が X フ と なる。 そして $E_4 < E_{1N} < E_4 + E_1$ のときは第 4 行第 1 列の負荷が駆動され、 $E_4 + E_2$ のときは第 4 行第 2 列の 負荷が駆動され、 $E_4 + E_2 < E_{1N} < E_4 + E_5$ のときは第 4 行第 3 列の負荷が駆動され、 $E_4 + B_5 < E_{1N}$ のときは第 4 行第 4 列の負荷が駆動される。 このようなマトリクス 駆動回路によれば A-D 変



特開 昭55-- 55 3 3(3)

族時間が軍圧比較器の入出力の遅れだけであるの で、核めて高速であり、又入力電圧を時分割で入っ 力できるため複数の情報を同時に入力して表示す るととができる。久徳圧比較器及び基準電圧原の 数は(行の数一1)+(列の数一1)個でよいた め非常に少くてすむ。従来の方式ではこれらは (行の数)×(列の数)-1個必要である。例え ばこれらは4行4列のマトリクス回路で比べると、 上記例では 4 個であるが、従来方式では 15 個で あり、またる行る列のマトリクス回路で比べると、 上記例では 18 酸であるが、 従来方式では 55 極で あり、マトリクス国路が増大するにしたがって上 紀例の効果が大きくなる。又電圧比較器、基準電 圧成意、デコーダ、スイッチで構成されるため、 免抵回路や複分器、メイミング回路、カウンタを どを必要とせず回路が非常に簡単である。

示する発光ダイオートLED11~LED41をマトリク ス状に膀胱した回路よりなる。基準常正額 Ei~t. は直流電源及び抵抗 R₁ ~ R。で構成され、 R₂= R₃ -R₄=R₅=R に設定されている。 基電 紅圧 凝 E, ~ E, は演算増幅器 GP11OP2、抵抗 B7 ~ B10 で閉皮され、 Ky=Rs=Re=R10=R/4 に設定されている。スイッチ 5: ~6. はアナログスイッチ AS; ASe で構成されて いる。デコーダ dec2を構成しているナンドゲート NAND: ~NAND: の出力信号がインパータ IN: ~ IN。 を介してアナログスイッチ AS, ~ AS, K加えられ… ·るとともに行を選択しているデコー グ nucl はナン ドゲート NANDs ~ HANDs で構成され、各出力がイ ンパータIN5~INs、アナログスイッチAS,~ AS12を介してマトリクス国路以の各列に加えられ る。トランジスタ Q1 ~ Cs 及び抵抗 R11 ~ R11 よ りなる回路は発銀器 OSC の出力に応じてアナログ スイッチ AS, AS, i をスイッチング動作させ発光ダ イオード LED11 ~ LED14 を点放させる。

第 5 図は本発明の他の実施例を示す。 この実施 例では基準電圧源 Et ~ Ba がトランジスタ Qa, Qs、

抵抗 H15 ~ R27 で構成され、 H15=R16, R21 ~ R27 R3, H17 ~ R20=HV4 欠数定される。(ただし R17, H24 は無くでもよい。)スイッチ S1 ~ S4 はトランジスタ U6 ~ U5、ダイオー F D1 ~ D4、抵抗 R22 ~ R33 で構成され、デコー グ decl, dec2 はトランジスタ V7 ~ Q16、抵抗 R35、R3AR39、R41 ~ R45 で構成されている。

以上の上うに本発明によるマトリクス駆動回路 にあつては第一の選圧比較器群で第一の基準定 原語の各基常電圧と入力電圧を比較で発力の名と、各基型 この配圧比較器群で第二の新型配圧の配子に 可配圧比較器群で第二の第一及び第二の電圧比較 可能により負荷を選択的に駆動に での電圧比較器群の出力状態の変化により第二の な時間が短くて回路構成が簡単となり、全集独回 路化も可能である。

製師の削単な説明

第1 図は本発明の一例を示す回路図、第2 図及び第5 図は同例を説明するための図、第4 図及び

 第 5 図は本発明の各実施例を示す回路以である。
 E₁ ~ E₄ … 基準既圧原、 Comp1 ~ Comp6 … 電圧 比較器、 drai, dec2 … デコーダ、 S₁ ~ S₂ … スイッチ、 M … マトリクス回路。

代理人 悔 山 亨



第3∞


特陽 明55-5533 公

伟↓□
COMPS T A T A T A T A T A T A T A T A T A T A T A T A T A T A T A T T
(4)
住住は数器の「アン・ダイベイク」 使任け発見の「デコーダイベクの
En & En Very Constitute

0 0 0 1 0 0

を置	<u> </u>		7i	L #		72	Ť	-7	dec1	2	7	7-94	Lec 2	7	发数	春草
VIN	COMP	2	3	comp 4	5	6	1	2	3	4	1	2	3	4	17	91
0~E1	0	0	0	0	0	0	1-	0	0	0	0	1	1	1	7	7
E,~Ez	1	0	0	0	0	0	0	1	0	0	0	1	7	7	7	2
Ez~Ez	1	1	0	0	0	0	0	0	1	0	0	1	1	1	1	3
5-E4	1	1	1	0	0	0	0	0	0	1	0	7	1	7	7	4
E E+E	0	0	0	1	0	0	/	0	0	0	1	0	1	1	2	7
£4+E1~ £4+E1	1	0	0	1	0	0	0	1	0	0	1	0	1	1	2	2
Enter ~ Enter	1	1	0	1	0	0	0	0	1	0	1	0	1	1	2	3
Ex+Eg~	1	1	1	١	0	0	0	.0	0	7	1	0	1	1	2	4
Es ~	0	0	0	1	1	0	1	0	0	0	1	1	0	1	3	1
£4.67	1	0	0	1	1	0	0	1	0	0	1	1	.0	1	3	2
£,•£;~ £,•£,	1	1	0	1	1	0	0	0	1	0	1	1	0	1	3	3
€8+€3~ €8	1	4.	1	1	1	0	0	0	0	1	1	1	0	1	8	4
E, E, E	0	0	0	1	1	1	7	0	0	0	1	1	1	0	4	1
$E_{\xi}^{+}E_{\xi}^{-}$	1	0	0	1	1	1	0	1	0	0	7	7	1	0	4	2
Est Es	•	1	0	1	1	1	0	0	1	0	7	1	1	0	4	3
Es+Eg~	1/	1	1	1	1	1	0	0	0	1	1	1	1	0	4	4


第4四



-160-







特許法第17条の2の規定による補正の掲載 昭和55年特許顧第 ワ & Z 60号(特開昭 55 - 5533 号 昭和55年1月16日 発行公開特許公報 55 - 56 号掲載) につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。

	,	
Int. Cl ² .	被別 記号	庁内整理番号
HO3K 17/00		7105 55
·		
		}
	}	1 .

昭 56 12.24 発行

手続補正書(8%)

昭和 56年 9 月25 日

特許庁長官 島 田 孝 樹 殷 (特許庁審査官 殿)

1 事件の表示

昭和53年 特 許 順第 78260 号

2 発明の名称

マトリクス返動回路

3 補正をする者

事件との関係

特 許 出面人

佐 所 東京都大田区中馬込1丁目3番6号

4 代理 人 〒156

住 所 東京都世田谷区桜丘2丁目6番28号

雅 篇 03 (428) 5 1 0 8

ま (6787) 棒 山

5 補正の対象 明細書の「特許請求の範囲」の樹≯よび図面

6 補正の内容

- (1) 明細書第1百中の特許請求の範囲を別紙の とかりに補正する。
- ② 図面第5図を別添した図に代える。

別·紅

特許請求の範囲

昭 56 12, 24 元行

